802.16TPC解碼器之FPGA設計與實現

以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：16

、訪客IP：3.147.103.234

姓名

蘇文軍(Wen-jun Su) 查詢紙本館藏

畢業系所

通訊工程學系

論文名稱

802.16TPC解碼器之FPGA設計與實現
(Design and Implementation of 802.16 TPC Decoder with FPGA)

相關論文

★ WiMAX基地台信號覆蓋實地量測與分析	★ 被動元件阻抗量測原理及實務
★ 正交分頻多工接收機中數位降頻器之低通濾波器設計	★ 適用於數位電視之里德所羅門編解碼硬體實作
★ 數位電視地面廣播系統之通道估測與等化器設計與實現	★ 數位電視地面廣播之數位基頻收發機即時軟體設計與實現
★ 數位電視地面廣播系統通道解碼之腓特比解碼器實現	★ 無線區域網路收發機之整合實現與測試
★ 以DSP處理器實現數位電視地面廣播系統發射機	★ 數位電視內接收機同步系統之設計與實現
★ AIS實體層(GMSK/FM)與資料鏈結層軟體無線電技術實現	★ 數位電視地面廣播系統內接收機之快速傅立葉轉換處理器研究與設計
★ 數位電視地面廣播之數位降頻器與再取樣器設計與實現	★ 軟體無線電任意基頻訊號接收機系統設計及實現
★ 陣列天線互耦及接收機增益與相位對波束合成器性能影響及校正研究	★ 適用於OFDM系統之可變長度快速傅立葉轉換處理器設計與實現

檔案

[Endnote RIS 格式]

[Bibtex 格式]

[相關文章]

[文章引用]

[完整記錄]

[館藏目錄]

[檢視]

[下載]

本電子論文使用權限為同意立即開放。
已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。
請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。

摘要(中)

IEEE 802.16，是由電機電子工程師學會（IEEE）所通過的無線寬頻標準。現行的標準為IEEE 802.16-2009。現行的WiMAX技術即是基於此項標準而實作。IEEE 802.16規格中使用Turbo Product Code (TPC)碼作為其中一種通道編碼，提供了很好的錯誤更正能力。
TPC(Turbo Product Code)是一種利用兩個短長度區塊碼(Block Codes)以特定串接(concatenated)方式產生一長度較長之區塊碼，其解碼技術主要倚賴一soft-input/soft-output之區塊碼解碼器，典型是使用Chase Algorithm，配合反覆解碼技術，達到低複雜度與高性能之解碼功能。如IEEE 802.16標準中所使用基於Extended Hamming Code或偶位元檢查碼(Even Parity Check)之2-D Block Turbo Code (BTC)。
本論文研究內容在於以FPGA硬體架構設計與實現IEEE 802.16 TPC規格之解碼器，硬體架構主要包含以下模組：測試樣本產生模組(Test Pattern Generator)、漢明解碼(Hamming Decoder)+最大可能性(Maximum Likelihood Detection)模組、軟式輸入輸出(Soft Input Soft Output) 解碼計算模組及Turbo解碼資訊更新機制模組。

摘要(英)

IEEE 802.16 is a wireless broadband standard adopted by the Institute of Electrical and Electronics Engineers (IEEE). The current version is denoted as the IEEE 802.16-2009 standard which is also known by the WiMAX technology. In this standard, a specifications of Turbo Product Code (TPC) code is used as one of the channel coding technology which provides a good error correction capability.
The TPC specified in 802.16 is a 2-D block turbo code (BTC) generated by a concatenation of a Hamming code with or without additional parity bit. The decoding technology relies mainly on a soft-input/soft-output (SISO) decoder of the block code, which is typically implemented with Chase Algorithm for complexity reduction, and an iterative message passage (turbo-decoding) scheme to achieve high performance in terms of the error correction capability.
The research topic of this thesis is on the hardware architecture design and realization of the 802.16 TPC decoder with FPGA. The hardware architecture mainly consists of following modules: Test Pattern Generator module, Hamming Decoder + Maximum Likelihood Detection module, SISO Decoder Computer module and the Turbo Message Update module.

關鍵字(中)

★ TPC解碼
★ Chase Alogrithm
★ 現場可程式化閘陣列

關鍵字(英)

★ TPC Decoder
★ Chase Alogrithm
★ FPGA

論文目次

中文摘要.............................................................................................................. i
ABSTRACT ......................................................................................................... ii
謝誌...................................................................................................................... iii
目錄...................................................................................................................... iv
圖目錄.................................................................................................................. vi
表目錄.................................................................................................................. ix
一、緒論.............................................................................................................. 1
1.1 研究動機與背景. . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 章節簡介. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
二、TPC碼簡介.................................................................................................. 3
2.1 TPC碼之編碼規格. . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2 TPC碼之編碼演算法. . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2.1 線性區塊碼. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2.2 漢明碼. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.2.3 渦輪乘積碼. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
2.3 TPC碼之解碼演算法. . . . . . . . . . . . . . . . . . . . . . . . . 14
2.3.1 Chase Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.3.2 漢明解碼. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.3.3 SISO Decoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
三、軟體模擬TPC碼效能.................................................................................. 22
3.1 通道環境. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.2 參數設定分析. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
3.3 量化分析. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
四、FPGA 實現TPC碼之解碼架構.................................................................. 31
4.1 FPGA開發環境. . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.2 TPC碼之解碼架構設計. . . . . . . . . . . . . . . . . . . . . . . 32
4.2.1 測試樣本產生模組. . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.2.2 漢明解碼模組. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.2.3 軟式輸入軟式輸出模組. . . . . . . . . . . . . . . . . . . . . . . 43
4.2.4 TPC解碼流程. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.3 記憶體設計. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
五、FPGA實現結果........................................................................................... 61
5.1 硬體使用率. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5.2 硬體測試結果與效能分析. . . . . . . . . . . . . . . . . . . . . . 66
六、結論.............................................................................................................. 68
參考文獻.............................................................................................................. 69

參考文獻

[1] “Ieee standard for local and metropolitan area networks part 16: Air interface for broadband wireless access systems,” IEEE Std 802.16-2009 (Revision of IEEE Std 802.16-2004), pp. 1–2080, May 2009.
[2] H.-M. Lin, “Multilevel turbo product coded modulation technique,” Electrical Engineering, 2004.
[3] S.-H. Li, “Concatenation of turbo product codes and space time block codes,” Electrical Engineering, 2003.
[4] R. Pyndiah, “Near-optimum decoding of product codes: block turbo codes,” Communications, IEEE Transactions on, vol. 46, pp. 1003–1010, Aug 1998.
[5] S. Agarwal, J. Singh, and M. Rahaman, “Turbo product code implementation on altivec extension to powerpc,”
[6] X. Zhang, M. Zhao, S. Zhou, and J. Wang, “Parallel decoding of turbo product codes for high data rate communication,” in Vehicular Technology Conference, 2003. VTC 2003-Spring. The 57th IEEE Semiannual, vol. 4, pp. 2372–2375 vol.4, April 2003.
[7] C. Leroux, C. Jego, P. Adde, and M. Jezequel, “Towards gb/s turbo decoding of product code onto an fpga device,” in Circuits and Systems, 2007. ISCAS 2007. IEEE International Symposium on, pp. 909–912, May 2007.
[8] T. Chaware and N. Pathak, “Performance of turbo product code in wimax,” International Journal of Advanced Computer Science and Applications, vol. 3, no. 1.

指導教授

陳逸民(Yih-min Chen)

審核日期

2015-1-16

推文