半導體抗電漿蝕刻之氧化釔鋁複合薄膜開發;Development of Yttrium–Aluminum Oxide Composite Thin Films with Enhanced Plasma Etching Resistance for Semiconductor Applications

Please use this identifier to cite or link to this item: https://ir.lib.ncu.edu.tw/handle/987654321/109591

Title:	半導體抗電漿蝕刻之氧化釔鋁複合薄膜開發;Development of Yttrium–Aluminum Oxide Composite Thin Films with Enhanced Plasma Etching Resistance for Semiconductor Applications
Authors:	郭倩丞
Contributors:	國立中央大學光電科學與工程學系
Keywords:	抗電漿蝕刻薄膜;氧化釔(Y2O3);氧化釔鋁複合薄膜;熱原子層沉積系統(Thermal ALD);Anti-plasma etching film;Yttrium oxide (Y2O3);Yttrium aluminum oxide composite film;Thermal atomic layer deposition system (Thermal ALD)
Date:	2026-07-23
Issue Date:	2026-07-27 15:25:36 (UTC+8)
Publisher:	國家科學及技術委員會(本會)
Abstract:	參與本計畫之研究人員可獲之訓練及知識包含 (1) 學習基本的真空與抗電漿蝕刻薄膜知識； (2) 對抗電漿蝕刻薄膜的設計，開發，實驗與整體製作細節，並符合企業嚴格要求標準的產品製作經驗； (3) 真空設計、抗電漿腐蝕薄膜成長、應力量測等方面的基礎與實作訓練； (4) 培養半導體產業中抗電漿蝕刻薄膜中相關所需人才，有助於國家未來發展。本計畫為半導體抗電漿蝕刻之氧化釔鋁複合薄膜開發，由於大部分真空部件並非平面結構，都是立體或是有孔洞的結構，離子助鍍電子槍蒸鍍技術無法覆蓋所有的需求，因此提出使用原子層沉積系統(ALD)來解決問題，使用加熱原子層沉積系統(Thermal ALD)，調整製程參數，將有助於解決抗電漿腐蝕薄膜遇到的困難與瓶頸，完成抗電漿蝕刻薄膜開發，確認附著性在百格測試下5B，硬度大於400HV，厚度大於5um，孔隙率小於3%，無膜裂現象，使用加熱原子層沉積系統(Thermal ALD)分別製作氧化釔鋁複合薄膜的最佳比例。本計畫完成後，預計將取得半導體設備之抗電漿腐蝕薄膜製作的能力並測試新材料．期望在學術研究方面可以藉由本計畫的投入解決半導體產業在高功率蝕刻環境下的問題之外，也期許本計畫之執行可以帶動國內相關研發機構及產業界對於抗電漿蝕刻薄膜的開發，且將有能力自主完成抗電漿蝕刻薄膜的製備，建立抗電漿蝕刻薄膜的製程與分析能力、建立微波電漿蝕刻系統的設計能力、建立ALD設備製作複合薄膜的理論、建立氧化釔鋁複合薄膜抗電漿的理論分析與實作經驗、提昇國內抗電漿腐蝕薄膜的研究以及擴大國內在抗電漿蝕刻薄膜技術發展自主性，參與本計畫之研究人員可獲之訓練及知識包含學習基本的真空與抗電漿蝕刻薄膜知識、對抗電漿蝕刻薄膜的設計，開發，實驗與整體製作細節，並符合企業嚴格要求標準的產品製作經驗、真空設計、抗電漿蝕刻薄膜成長、應力量測等方面的基礎與實作訓練以及培養半導體產業中抗電漿蝕刻薄膜中相關所需人才，有助於國家未來發展。
Relation:	財團法人國家實驗研究院科技政策研究與資訊中心
Appears in Collections:	[Department of Optics and Photonics] Research Project

Files in This Item:

File	Description	Size	Format
index.html		0Kb	HTML	23	View/Open

社群 sharing

Loading...