混合信號積體電路與電腦輔助設計---子計畫三：使用縮小元件之低電壓類比線路技術; Low Voltage Analog Circuit Design Technique Using Scaled BJT/CMOS

NCUIR > College of Electrical Engineering & Computer Science > Graduate Institute of Electrical Engineering > Research Project > Item 987654321/25243

Please use this identifier to cite or link to this item: http://ir.lib.ncu.edu.tw/handle/987654321/25243

Title:	混合信號積體電路與電腦輔助設計---子計畫三：使用縮小元件之低電壓類比線路技術;Low Voltage Analog Circuit Design Technique Using Scaled BJT/CMOS
Authors:	汪重光
Contributors:	電機工程研究所
Keywords:	類比電路;電腦輔助設計;雙極性接面電晶體;互補式全氧半導體;運算放大器;低電壓;Analog circuits;CAD;Bipolar junction transistors;CMOS;Operationalamplifier;Low voltage;電子電機工程類
Date:	1994-07-01
Issue Date:	2010-05-28 10:25:11 (UTC+8)
Publisher:	行政院國家科學委員會
Abstract:	本計畫將使用縮小元件,探討以低電壓操作之類比電路設計技術及架構,擬研究□模擬和布局(Layout)高速率通報VLSI系統中,線性及非線性的關鍵組件.在第一年中,主要評估使用縮小元件及以低電壓操作時,對類比線路效能之限制,並以操作放大器為先導,研究線路及架構設計技術以克服這些限制.以第一年之研究成果, 第二年□第三年將針對類比前級放大器,(如濾波器),和時序補償線路(如電壓控制振盪器)之低電壓設計技術,做更進一步之探討.研究期間：8208 ~ 8307
Relation:	財團法人國家實驗研究院科技政策研究與資訊中心
Appears in Collections:	[Graduate Institute of Electrical Engineering] Research Project

Files in This Item:

File	Description	Size	Format
index.html		0Kb	HTML	562	View/Open

社群 sharing