English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 80990/80990 (100%)
造訪人次 : 43207332      線上人數 : 1224
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 查詢小技巧：
  • 您可在西文檢索詞彙前後加上"雙引號"，以獲取較精準的檢索結果
  • 若欲以作者姓名搜尋，建議至進階搜尋限定作者欄位，可獲得較完整資料
    •  進階搜尋


    請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/25263


    題名: 高速乘法/累加器之分析與製作;Analysis and Implementation of High-Speed Multiply/Accumulator
    作者: 周世傑
    貢獻者: 電機工程學系
    關鍵詞: 乘法-累加器;高產量;管道式設計;Mutiplication/accumulationunit;High throughput;Pipeline design;電子電機工程類
    日期: 1994-01-01
    上傳時間: 2010-05-28 10:26:25 (UTC+8)
    出版者: 行政院國家科學委員會
    摘要: 此計畫將研究分析及製作高速及高產量之乘法 -累加器.針對各項乘法及加法之運算法則,考慮其 管道式設計以提高其產出率,並將乘法-累加器合 併考慮以因應目前應用日廣之此類運算.最後在 此計畫中將實作一高速乘法-累加器,並將其應在 Discrete Cosine Transform(DCT)之晶片設計中.研究期間：8202 ~ 8301
    關聯: 財團法人國家實驗研究院科技政策研究與資訊中心
    顯示於類別:[電機工程學系] 研究計畫

    文件中的檔案:

    檔案 描述 大小格式瀏覽次數
    index.html0KbHTML563檢視/開啟


    在NCUIR中所有的資料項目都受到原著作權保護.

    社群 sharing

    ::: Copyright National Central University. | 國立中央大學圖書館版權所有 | 收藏本站 | 設為首頁 | 最佳瀏覽畫面: 1024*768 | 建站日期：8-24-2009 :::
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 隱私權政策聲明