English
| 正體中文 |
简体中文
|
全文筆數/總筆數 : 80990/80990 (100%)
造訪人次 : 42729618 線上人數 : 1270
RC Version 7.0 © Powered By DSPACE, MIT. Enhanced by
NTU Library IR team.
搜尋範圍
全部NCUIR
資訊電機學院
電機工程研究所
--博碩士論文
查詢小技巧:
您可在西文檢索詞彙前後加上"雙引號",以獲取較精準的檢索結果
若欲以作者姓名搜尋,建議至進階搜尋限定作者欄位,可獲得較完整資料
進階搜尋
主頁
‧
登入
‧
上傳
‧
說明
‧
關於NCUIR
‧
管理
NCU Institutional Repository
>
資訊電機學院
>
電機工程研究所
>
博碩士論文
>
Item 987654321/81360
資料載入中.....
書目資料匯出
Endnote RIS 格式資料匯出
Bibtex 格式資料匯出
引文資訊
資料載入中.....
資料載入中.....
請使用永久網址來引用或連結此文件:
http://ir.lib.ncu.edu.tw/handle/987654321/81360
題名:
應用於毫米波偵測器與通訊之互補式金氧半高頻接收器之設計
;
Design of CMOS High-Frequency Receiver for Millimeter-Wave Detector and Communication
作者:
黃可登
;
Huang, Ke-Deng
貢獻者:
電機工程學系
關鍵詞:
接收器
;
Receiver
日期:
2019-06-12
上傳時間:
2019-09-03 15:48:03 (UTC+8)
出版者:
國立中央大學
摘要:
此論文主要設計一主被動整合接收器,應用於Ka-Band短距離脈衝雷達的接受器部分,總共完成了四個電路,第一顆提出一個利用90 nm CMOS製程之低成本之35-GHz功率偵測器電路,裡面包含了35-GHz 低雜訊放大器、35-GHz 偵測器兩大電路。在低電壓、低功率的要求下,量測後能提供300K等級的Responsivity且在1 Gb/s調變訊號下有50%以上的Duty cycle,雜訊等效功率也有12.6 fW/√Hz,並且在後續計畫的要求下,我們提出第二顆電路在低雜訊放大器前加入切換器,並且在偵測器後方加入五級中頻放大器,最終接收機輸出端在1GHz的調變下有6 GV/W 的電壓響應度 且雜訊等效功率低於3.5 aw/√Hz。
接下來在第三顆提出一個低成本之35-GHz主被動整合接收器,利用90 nm CMOS製程,電路架構包含了35-GHz三級的低雜訊放大器、雙平衡吉伯特混頻器、差動放大器、偵測器等電路,其電壓響應度達到1.2 MV/W,雜訊等效功率也有12 fW/√Hz,轉換增益有34.4 dB,雙邊帶雜訊指數為7.6 dB。接下來的電路為了在低輸入能量,卻需偵測到約0 dBm得訊號要求下,提出第四顆電路,在電路最前端加入Switch量測隔離度和輸入損耗以方便日後須整合TX的需求,在低雜訊放大器部分加入一級疊接放大器,之後加入差動放大器,使得電路分為兩路:一路為偵測器與中頻放大器,一路為混頻器,整體的結果有達到1Gb/s調變訊號下有50%以上的Duty cycle,且Vpp可達到約1 V,並且在輸出100 MHz 的中頻訊號可達到45 dB 的轉換增益與雙邊頻帶雜訊7.6 dB,在偏壓1.2 V 情況下只有45.8 mW之功耗。
;此論文主要設計一主被動整合接收器,應用於Ka-Band短距離脈衝雷達的接受器部分,總共完成了四個電路,第一顆提出一個利用90 nm CMOS製程之低成本之35-GHz功率偵測器電路,裡面包含了35-GHz 低雜訊放大器、35-GHz 偵測器兩大電路。在低電壓、低功率的要求下,量測後能提供300K等級的Responsivity且在1 Gb/s調變訊號下有50%以上的Duty cycle,雜訊等效功率也有12.6 fW/√Hz,並且在後續計畫的要求下,我們提出第二顆電路在低雜訊放大器前加入切換器,並且在偵測器後方加入五級中頻放大器,最終接收機輸出端在1GHz的調變下有6 GV/W 的電壓響應度 且雜訊等效功率低於3.5 aw/√Hz。
接下來在第三顆提出一個低成本之35-GHz主被動整合接收器,利用90 nm CMOS製程,電路架構包含了35-GHz三級的低雜訊放大器、雙平衡吉伯特混頻器、差動放大器、偵測器等電路,其電壓響應度達到1.2 MV/W,雜訊等效功率也有12 fW/√Hz,轉換增益有34.4 dB,雙邊帶雜訊指數為7.6 dB。接下來的電路為了在低輸入能量,卻需偵測到約0 dBm得訊號要求下,提出第四顆電路,在電路最前端加入Switch量測隔離度和輸入損耗以方便日後須整合TX的需求,在低雜訊放大器部分加入一級疊接放大器,之後加入差動放大器,使得電路分為兩路:一路為偵測器與中頻放大器,一路為混頻器,整體的結果有達到1Gb/s調變訊號下有50%以上的Duty cycle,且Vpp可達到約1 V,並且在輸出100 MHz 的中頻訊號可達到45 dB 的轉換增益與雙邊頻帶雜訊7.6 dB,在偏壓1.2 V 情況下只有45.8 mW之功耗。
顯示於類別:
[電機工程研究所] 博碩士論文
文件中的檔案:
檔案
描述
大小
格式
瀏覽次數
index.html
0Kb
HTML
85
檢視/開啟
在NCUIR中所有的資料項目都受到原著作權保護.
社群 sharing
::: Copyright National Central University. | 國立中央大學圖書館版權所有 |
收藏本站
|
設為首頁
| 最佳瀏覽畫面: 1024*768 | 建站日期:8-24-2009 :::
DSpace Software
Copyright © 2002-2004
MIT
&
Hewlett-Packard
/
Enhanced by
NTU Library IR team
Copyright ©
-
隱私權政策聲明