使用FPGA的YOLO物件偵測推論硬體加速器設計;Yolo Object Detection Inference Hardware Accelerator Design Using Fpga

NCU Institutional Repository > 資訊電機學院 > 資訊工程學系 > 研究計畫 > Item 987654321/91223

請使用永久網址來引用或連結此文件: http://ir.lib.ncu.edu.tw/handle/987654321/91223

題名:	使用FPGA的YOLO物件偵測推論硬體加速器設計;Yolo Object Detection Inference Hardware Accelerator Design Using Fpga
作者:	陳慶瀚
貢獻者:	國立中央大學資訊工程學系
關鍵詞:	YOLO;物件偵測;硬體加速器;FPGA;YOLO;Object Detection;Hardware Accelerator;FPGA
日期:	2023-07-17
上傳時間:	2023-07-18 14:35:05 (UTC+8)
出版者:	國家科學及技術委員會
摘要:	本計畫將設計和實作一個YOLO物件偵測網路的FPGA硬體加速器，除了預期性能優於目前已發表的基於FPGA的YOLO硬體加速器，同時具有硬體可重組架構的獨特優勢，提供視訊監控、輔助駕駛、工業視覺檢測等產業得以簡易、快速透過彈性、可重組方式改變硬體加速功能。因此有助於縮短YOLO物件偵測應用系統開發、佈署的周期，提升AI視覺產品的產業競爭力和生產力。
關聯:	財團法人國家實驗研究院科技政策研究與資訊中心
顯示於類別:	[資訊工程學系] 研究計畫

文件中的檔案:

檔案	描述	大小	格式	瀏覽次數
index.html		0Kb	HTML	62	檢視/開啟

在NCUIR中所有的資料項目都受到原著作權保護.

社群 sharing