以作者查詢圖書館館藏

、以作者查詢臺灣博碩士

、以作者查詢全國書目

、勘誤回報

、線上人數：55

、訪客IP：3.15.137.14

姓名	盧明賢(MING-HSIEN LU)  查詢紙本館藏	畢業系所	通訊工程學系
論文名稱	DVB-T2 LDPC解碼器之FPGA設計與實現 (Design and Implementation of DVB-T2 LDPC Decoder with FPGA)
相關論文	★ WiMAX基地台信號覆蓋實地量測與分析 ★ 被動元件阻抗量測原理及實務 ★ 正交分頻多工接收機中數位降頻器之低通濾波器設計 ★ 適用於數位電視之里德所羅門編解碼硬體實作 ★ 數位電視地面廣播系統之通道估測與等化器設計與實現 ★ 數位電視地面廣播之數位基頻收發機即時軟體設計與實現 ★ 數位電視地面廣播系統通道解碼之腓特比解碼器實現 ★ 無線區域網路收發機之整合實現與測試 ★ 以DSP處理器實現數位電視地面廣播系統發射機 ★ 數位電視內接收機同步系統之設計與實現 ★ AIS實體層(GMSK/FM)與資料鏈結層軟體無線電技術實現 ★ 數位電視地面廣播系統內接收機之快速傅立葉轉換處理器研究與設計 ★ 數位電視地面廣播之數位降頻器與再取樣器設計與實現 ★ 軟體無線電任意基頻訊號接收機系統設計及實現 ★ 陣列天線互耦及接收機增益與相位對波束合成器性能影響及校正研究 ★ 適用於OFDM系統之可變長度快速傅立葉轉換處理器設計與實現
檔案	[Endnote RIS 格式]    [Bibtex 格式]    [相關文章]   [文章引用]   [完整記錄]   [館藏目錄]   [檢視]  [下載] 本電子論文使用權限為同意立即開放。 已達開放權限電子全文僅授權使用者為學術研究之目的，進行個人非營利性質之檢索、閱讀、列印。 請遵守中華民國著作權法之相關規定，切勿任意重製、散佈、改作、轉貼、播送，以免觸法。
摘要(中)	DVB-T2(second generation digital terrestrial television broadcasting system)是歐規數位電視廣播(DVB)指導委員會於2009年制定出來的第二代數位電視地面廣播標準。相較於原先DVB-T規格，新一代的DVB-T2有較佳的錯誤更正力，進而提升了系統的通道容量，適合高畫質電視的使用。 其中，DVB-T2規格中使用Low Density Parity Check (LDPC) 碼作為內編碼，提供了很好的錯誤更正能力。然而，LDPC碼的解碼演算法Sum-Product Algorithm，需要相當複雜的運算不利硬體實現，因此選用效能相當接近，經過修改的Min-Sum Algorithm來實現我們的LDPC解碼器。 我們將DVB-T2規格中提供的校驗矩陣(Parity-Check Matrix)轉化為QC-LDPC的排列，這有利於我們使用其中單位矩陣的旋轉量，簡單的表達出校驗矩陣的特性，這讓解碼器在不同的碼率時，只需得到校驗矩陣的旋轉量後，即能開始運作。而在硬體實現的層面上，平行處理的數量同時代表的是解碼器的速度以及複雜度，考量系統輸出率(Throughput Rate)與硬體實現複雜度間的平衡，在不影響DVB-T2整體系統的前提下，文中設計將呈現QC form的校驗矩陣區塊，以兩種方式(Partial Parallel & Bit-Slice)分為更小的子區塊分次進行處理，讓解碼器的速度與複雜度同時下降。
摘要(英)	DVB-T2, which is an abbreviation for Digital Video Broadcasting – Second Generation Terrestrial, is a draft standard ratified by the DVB Steering Board on June 26, 2008. Compared to the original DVB-T specification, the new standard increases the channel capacity to fulfill the need for High Definition TV transmission with satisfactory error performance. The DVB-T2 system uses multi-rate Low Density Parity Check (LDPC) codes, which are characterized by multiple parity-check matrices, as the inner encoding to provide satisfactory error performance. The optimal decoding algorithm for LDPC code, Sum-Product Algorithm, requires very complex calculation and is not favorable for hardware implementation. Therefore, we use the Modified Min-Sum Algorithm, which provide a error performance not far from the Sum-Product Algorithm, as the decoding algorithm for hardware implementation. Although the Parity-Check matrices of the multi-rate LDPC codes specified in the DVB-T2 standard do not show any Quasi-Cyclic (QC) form, they can be transformed to a QC form through specific column/row-wise cyclic permutations. In this thesis, we modify a reconfigurable hardware decoder architecture, which suitable for general QC-LDPC codes, for implementation of such multi-rate DVB-T2 LDPC decoders. The reconfiguration is simply achieved through a lookup table load with corresponding parameters. Moreover, to lower the hardware implementation complexity, we propose a bit-slice architecture with a trade off in the system throughput rate.
關鍵字(中)	★ LDPC碼 ★ QC-LDPC碼 ★ 第二代數位電視地面廣播	關鍵字(英)	★ DVB-T ★ DVB-T2 ★ LDPC ★ Quasi-Cyclic ★ QC-LDPC ★ bit-slice
論文目次	中文摘要 i 英文摘要 ii 誌謝 iv 目錄 v 圖目錄 vii 表目錄 ix 第一章 緒論 1 1-1 研究動機與背景 1 1-2 章節提要 1 第二章 LDPC碼 2 2-1 簡介 2 2-2 Tanner Graph 4 2-3 LDPC Code Decoding Algorithm 5 2-3-1 Sum-Product Algorithm 5 2-3-2 Sum-Product Algorithm (Log Domain) 11 2-3-3 Min-Sum Algorithm 15 第三章 DVB-T2 LDPC碼特性 17 3-1 重排 18 3-2校驗矩陣查找表 20 第四章 硬體架構設計與實現 22 4-1 設計與實現 22 4-1-1校驗矩陣 25 4-1-2 Intrinsic Information RAM 27 4-1-3循環位移單元 30 4-1-4檢查節點運算 37 4-1-5可變節點運算 47 4-1-6 Modified Min-Sum Algorithm 49 4-1-7硬體效能測試 50 4-2硬體資源使用率 52 第五章 結論 55 參考文獻 56
參考文獻	[1] ESTI, “second generation digital terrestrial television broadcasting system (DVB-T2); FEC encoding＂, European Telecommunication Standard EN 302 755 V1.1.1 (2008-10) [2] R. M. Tanner, “A recursive approach to low complexity codes,＂ IEEE Trans.Inform. Theory, vol. 74, no. 2, pp. 533‐547, Sept. 1981. [3] Wengang Zhou; Jun Yang; Peng Wang; , "VLSI Design for DVB-T2 LDPC Decoder," Wireless Communications, Networking and Mobile Computing, 2009. WiCom '09. 5th International Conference on , vol., no., pp.1-4, 24-26 Sept. 2009. [4] Z. Wang and Z. Cui, "A memory efficient partially parallel decoder architecture for quasi‐cyclic LDPC codes," IEEE Trans. on VLSI Systems, vol. 15,pp. 483‐488, April 2007. [5] Yih‐Min Chen and Pin‐Han Wen, “Design and FPGA Implementation of a Configurable Multi‐Rate QC‐LDPC Decoder with Raster Scanning Architecture” , APWCS-2010.
指導教授	陳逸民(Yih-Min Chen)	審核日期	2011-8-24
推文	facebook   plurk   twitter   funp   google   live   udn   HD   myshare   reddit   netvibes   friend   youpush   delicious   baidu
網路書籤	Google bookmarks   del.icio.us   hemidemi   myshare